存器
-
74HC595D是8位串行输入并行输出移位寄存器
74HC595D是一种8位串行输入并行输出移位寄存器。它可以在单个芯片的控制下控制8个LED或其他设备的开/关状态。它提供了灵活的控制选项，使其成为各种电子设备中常用的组件之一。其主要作用如下：控制LED灯状态74HC595D可以通过串行输入数据和并行输出数据控制8个LED灯的开/关状态。使用时，将控制信号输入到串行输入端，然后通过移位寄存器将数据传递到并行输出端，从而控制LED灯的开/关状态。这种灵活的控制方式使得74HC595D成为...
日期：2023-4-13类别：阅读：624 -
Z8018X微处理器提供指令集和CPU寄存器
Z8018X微处理器操作显示功能、一般说明、管脚说明、块Z8018X微处理器工作模式的图表、寄存器和详细信息。软件体系结构为Z8018X微处理器提供指令集和CPU寄存器。直流特性提出了直流参数和绝对最大额定值的Z8x180英里/小时。交流特性介绍了Z8018X微处理器的交流参数。时序图包含Z8018X的时序图和标准测试条件MPU。附录致Zilog MPU的Z8018X系列：•指令集•指令汇总表•操作代...
日期：2019-10-18标签：存器寄存器指令集微处理器 类别：阅读：1994 -
ADS8329/30是低功耗、逐次逼近寄存器（SAR）模数转换器（ADC）
ADS8329/30是一种使用外部基准的高速、低功耗、逐次逼近寄存器（SAR）模数转换器（ADC）。该体系结构基于电荷再分配，它固有地包括一个采样/保持功能。ADS8329/30有一个内部时钟，用于运行转换，但也可以编程运行基于外部串行时钟SCLK的转换。ADS8329有一个模拟输入。模拟输入提供给两个输入引脚：+in和–in。当转换开始时，这些引脚上的差分输入在内部电容器阵列上采样。在转换过程中，+in和–in输入都与任何内部功能断开...
日期：2019-9-25标签：存器寄存器功耗低功耗模数转换 类别：阅读：2305 -
寄存器传输级的低功耗设计方法
除了芯片的速度和面积等，人们对低功耗的期望也越来越高，因而在IC设计中加入低功耗设计非常必要。 寄存器传输级的低功耗设计对降低整个芯片的功耗作用非常显著，本文讨论的三种寄存器传输级低功耗设计方法，经验证对动态功耗的降低很有效。 自集成电路问世以来，设计者在单个芯片上集成的晶体管的数量呈现出令人惊讶的增长速度。近30年，集成电路的发展一直遵循着“摩尔定律”：集成在芯片上的晶体管的数量每18个月就翻一番，芯片成本也相应下降。 图1：CM...
日期：2012-9-26标签：存器寄存器功耗低功耗 类别：阅读：1420 -
移位寄存器的工作原理电路图
移位寄存器驱动器电路图...
日期：2012-7-28标签：电路电路图工作原理存器寄存器移位寄存器 类别：阅读：935 -
基于移位寄存器的CAM的Verilog HDL实现
CAM（Content Addressable MEMORY，内容可寻址存储器）是一种特殊的存储阵列。它通过将输入数据与CAM中存储的所有数据项同时进行比较，迅速判断出输入数据是否与CAM中的存储数据项相匹配，并给出匹配数据项的对应地址和匹配信息。CAM以其高速查找、大容量等特点而被广泛地应用于电讯、网络等领域。 本文介绍一种用Verilog HDL设计CAM的方案。该方案以移位寄存器为核心，具有可重新置改变字长、易于扩展、匹配查找速...
日期：2012-6-20标签：存器寄存器移位寄存器 类别：阅读：2796 -
AAC音频解码中位数可选且自动加载移位寄存器设计
1、引言 在对采样率为44.1kHz的AAC音频进行解码时，一帧的解码时间须控制在23.22毫秒内。且音频中每一帧可包含1~48个声道的数据，若遇时序要求最严格的场合，即一帧包含48个声道数据，实时性则很难满足，因此速度便成为硬件设计的重要指标。所以在系统设计时，为完成解码的实时性要求，各模块应以速度为优化目标。 在AAC音频解码电路的设计中，需要一块电路连接AAC比特流的存储电路和和取数解码电路，考虑到它须完成数据缓冲和移位的功能，我...
日期：2009-10-29标签：存器寄存器移位寄存器 类别：阅读：701 -
集成触发器和锁存器
触发器是构成时序逻辑电路的基本单元，触发器按逻辑功能分为RS触发器、JK触发器、D触发器、T触发 器和T′触发器等多种类型；按其电路结构分为主从型触发器和维持阻塞型触发器等。 1．JK触发器 （1）JK触发器符号及功能 JK触发器有两个稳定状态：一个状态是Q＝1，Q=0，称触发器处于“1”态，也叫置位状态；另一个状态 是Q＝0，Q＝1，称触发器处于“0”态，也叫复位状态。JK触发器具有“置0”、“置1”、保持和翻转功 能，符号如图l所示...
日期：2008-12-6标签：存器触发器锁存锁存器 类别：阅读：1268 -
中规模时逻辑集成移位寄存器
寄存器是用来暂时存放二进制数码的，是由触发器构成的。一个触发器只能存储1位二进制数，要存放 九位二进制数时，就需用瓦个触发器。按照功能的不同，寄存器可分为数码寄存器和移位寄存器。数码寄 存器具有寄存数码的功能，雨移位寄存器不仅有寄存数码的功能，还有移位的功能。移位寄存器中的数据 可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输 出，还可以并行输人、串行输出，串行输人、并行输出，输人输出方式十分...
日期：2008-12-6标签：存器寄存器移位寄存器 类别：阅读：1027 -
RTC相关寄存器
RTC一般都是通过设置其寄存器来实现相应的功能的。下面将详细给出RTC相关寄存器说明。 RTC控制寄存器说明如表1所示。 表1 控制寄存器（RTCCON）说明 （2）RTCALM（报警控制寄存器） RTCALM寄存器设置报警使能和报警时间，其说明如表2所示。 表2 报警控制寄存器（RTCALM）说明 （3）报警数据寄存器（ALM ） 报警数据寄存器包括秒（ALMSEC）、分（ALMMIN）、时（ALMHOUR）、日（ALMDAY）、...
日期：2008-12-23标签：存器寄存器 类别：阅读：1662 -
PWM的特殊寄存器
PWM定时器是通过设置其特殊功能寄存器来实现相应昀功能的，下面将对其各寄存器进行介绍。 （1）定时器配置寄存器0（TCFG0） 定时器输入时钟频率＝MCLK／{预分频值＋1}／{除法器值} {预分频值}＝0～255 {除法器值}＝2、 4、 8、 16、 32 定时器配置寄存器0（TCFG0）如表1所示。 表1 定时器酉揎寄Ff器0（TCFGO） （2）定时器配置寄存器1（TCFG1） 定时器配置寄存器1（TCFG1）如表2所示。 表...
日期：2008-12-25标签：存器寄存器 类别：阅读：1547 -
看门狗定时器特殊功能寄存器及实例软件设计
1．看门狗定时器特殊功能寄存器 （1）看门狗定时器控制寄存器WTCON 看门狗定时器控制寄存器WTCON如表1所示。WTCON可以使能看门狗定时器从4个不同的时钟源中选择时钟信号，使能或者禁止中断，使能或者禁止看门狗定时器复位信号输入。 表1 看门狗定时器控制寄存器WTCON 看门狗定时器用于在供电后使用S3C44B0X从出错中恢复正常工作。如果不想重启处理器，那么看门狗定时器禁用；如果想使用看门狗定时器提供的正常的定时功能，需使用中...
日期：2008-12-25标签：定时器存器寄存器 类别：阅读：1489 -
CCD时序电路与数据缓存器的一体化设计
摘要：在分析了 Sarnoff公司的 VCCD512H面阵型 CCD图像传感器驱动时序关系的基础上，结合某 CCD相机电子系统的总体要求，完成了基于 FPGA驱动时序发生器与数据缓存器的一体化设计。选用 Xilinx公司的 XQ2V3000系列FPGA作为硬件设计平台，运用 VHDL语言对驱动时序电路和数据缓存子系统进行了描述，并采用Alter公司的Quartus II集成设计软件对设计进行了 RTL级仿真及配置。仿真结果表明，所设计的...
日期：2009-8-3标签：电路存器时序时序电路 类别：阅读：992 -
寄存器溢出算法
最严重的有限字长效应是运行时寄存器溢出。寄存器溢出将在系统输出中引入严重的非线性失真，这导致滤波器不再可用。因此滤波器设计者必须消除或控制运行时寄存器溢出的影响同。有一些标准技术被用于控制这个问题。控制定点溢出误码率差的一个有效方法是使用2的补码形式2C数 ,因而2C累加器能容忍中间步骤的运行时寄存器溢出。另一个用于抵制寄存器溢出潜在影响的常用方法是使用饱和算法。饷算法单元，通过检测溢出条件将累加器输出钳位在记数系统的量大正值或最小负值...
日期：2008-11-8标签：存器寄存器 类别：阅读：671 -
寄存器溢出的问题
寄存器溢出的问题可以通过缩放输人来缓解，将输人缩放到一定程度可降低或消除寄存器溢出的概率。这种方法的缺点是实践中求解所需的缩放因子非常烦琐。测试用的输人可能并非最坏情况输入，因而可能低估所需的缩放因子。而且缩放降低了输入的精度，因而也将降低输出精度。另一种消除运行时溢出的方法是使用扩展精度的算法和寄存器。扩展精度寄存器具有额外的字长余量，从而允许最坏条件下滤波器仍能无误差地存储并保留系统状态。 克服运行时溢出危害的首选方法是求解各寄存器...
日期：2008-11-8标签：存器寄存器 类别：阅读：506 -
理解逐次逼近寄存器型ADC：与其它类型ADC的架构对比
摘要：逐次逼近寄存器型(SAR)模数转换器(ADC)占据着大部分的中等至高分辨率ADC市场。SAR ADC的采样速率最高可达5Msps，分辨率为8位至18位。SAR架构允许高性能、低功耗ADC采用小尺寸封装，适合对尺寸要求严格的系统。 本文说明了SAR ADC的工作原理，采用二进制搜索算法，对输入信号进行转换。本文还给出了SAR ADC的核心架构，即电容式DAC和高速比较器。最后，对SAR架构与流水线、闪速型以及Σ-Δ ADC进行了对...
日期：2010-12-27标签：存器寄存器 类别：阅读：1993 -
LTC2379-18 ：18 位逐次逼近型寄存器 （SAR） ADC
描述 LTC®2379-18 是一款低噪声、低功率、高速 18 位逐次逼近型寄存器 (SAR) ADC。LTC2379-18 采用单 2.5V 工作电源，具有一个 ±VREF 的全差分输入范围 (VREF 的变化范围从2.5V 至 5.1V)。LTC2379-18 仅消耗 18mW 功率，并实现 ±2LSB INL (最大值)、无漏失码 (在 18 位) 和 101dB SNR。 LTC2379-18 具有一个支持 1.8V、...
日期：2011-1-12标签：存器寄存器 类别：阅读：1567 -
AD9779A的寄存器配置及PLL频带优化
随着科学技术的发展，通信、测量等各个领域对信号源的要求越来越高，高速任意波形发生器成为市场的热点。高速DAC作为任意波形发生器的关键部分，其性能对高速信号有着极大的影响。AD9779A是目前国内能买到的性能较高的高速DAC芯片，内部集成PLL倍频电路、同步控制、增益控制等功能模块，通过SPI接口和外部通信，可以设置优化各种功能以达到最佳性能。 1 AD9779A简介 AD9779A是Analog Devices公司生产的双通道16位高...
日期：2011-3-11标签：存器寄存器 类别：阅读：1503 -
高/低速外设时钟寄存器
HISPCP和LOSPCP控制寄存器分别控制高/低速的外设时钟，具体功能参见图1、图2和表1、表2。 图1 高速外设时钟寄存器（HISPCP） 图2 低速外设时钟寄存器（△OsPCP） 表1 高速外设时钟寄存器（HISPCP）功能定义 表2 低速外设时钟寄存器（LOSPCP）功能定义 欢迎转载，信息来源ic37网（www.ic37.com） ...
日期：2008-12-30标签：存器寄存器 类别：阅读：816 -
通用定时器全局控制寄存器
全局控制寄存器GPTCONA／B确定通用定时器实现具体的定时器任务需要采取的操作方式，并指明通用定时器的计数方向。全局通用定时器控制寄存器B（GTPCONB）同GTPCONA功胄乞相同，只是控制的定时器不同。GTPCONA控制定时器1和2，GTPCONB控制定时器3和4。高低字节的分配情况如图所示。 图 通用定时器全局控制寄存器 如果定时器设置为递增或递减计数模式，位14和13指示定时器的计数方式；位lO～7确定具体的定时事件触发AD...
日期：2009-1-6标签：定时器存器寄存器 类别：阅读：901