快速发布采购 管理采购信息

AD5516是16通道12位电压输出DAC,具有14位增量模式

时间:2020-2-21, 来源:互联网, 文章类别:元器件知识库

特征

高度集成:12 mm 12 mm LFBGA中的16通道DAC;通过递增/递减模式的14位分辨率;保证单调;低功耗、SPITM、QSPITM、MICROWIRETM和DSP-兼容的三线串行接口;输出阻抗0.5;输出电压范围:2.5伏(AD5516-1);5伏(AD5516-2);10伏(AD5516-3);异步复位设备(通过复位引脚);异步断电设备(通过PD引脚);菊花链模式;温度范围:–40 C至+85 C。

应用

水平设置;仪表;自动测试设备;光网络;工业控制系统;数据采集;低成本I/O。

一般说明

AD5516是16通道12位电压输出DAC。这个选定的DAC寄存器通过3线串行接口写入。DAC选择通过地址位A3–A0完成。14位分辨率可以通过增量微调来实现/减量模式(模式2)。串行接口在时钟频率高达20兆赫,与标准SPI兼容,微线和数字信号处理器接口标准。输出电压-年龄范围固定在±2.5 V(AD5516-1),±5 V(AD5516-2),和±10 V(AD5516-3)。访问每个信道通过RFB0提供给RFB15引脚。

装置在AVCC=5V±5%,DVCC=2.7V至5.25伏,电压标准值为-4.75伏至-12伏,电压标准值为+4.75伏至+12伏需要一个稳定的3V参考电压。

产品亮点

1、一个包中16个12位DAC,保证单调。

2、提供74铅LFBGA封装,机身尺寸为12毫米12毫米。

串行接口时序图

术语

积分非线性(INL)

这是对通过DAC传递函数端点的直线的最大偏差的度量。它用LSB表示。

微分非线性(DNL)

差分非线性(DNL)是任意两个相邻码的测量变化与理想1lsb变化之间的差分。指定的DNL为–1 LSB最大值可确保单调性。

双极零点误差

双极性零误差是指DAC输出偏离0 V理想中刻度的偏差。在10…00加载到DAC时测量。它用LSB表示。

正满标度误差

这是所有1s加载到DAC时DAC输出电压的错误。理想情况下,当所有1s加载到DAC寄存器时,DAC输出电压应为2.5v–1lsb(AD5516-1)、5v–1lsb(AD5516-2)和10v–1lsb(AD5516-3)。它用LSB表示。

负满标度误差

这是所有0加载到DAC时DAC输出电压的错误。理想情况下,所有0加载到DAC寄存器的DAC输出电压应为-2.5 V(AD5516-1)、-5 V(AD5516-2)和-10 V(AD5516-3)。它用LSB表示。

输出温度系数

这是一种测量模拟输出随温度变化的方法。它以FSR的ppm/℃表示。

直流电源抑制比

直流电源抑制比(PSRR)是测量电源电压(V和V)变化时模拟输出的变化。它是用dBs表示的。V和V变化为±5%。

直流串扰

这是一个DAC在中刻度时输出电平的直流变化,以响应全刻度代码变化(全0到全1,反之亦然)和另一个DAC的输出变化。以mV表示。

输出稳定时间

这是从最后一个数据位进入DAC直到输出稳定在其最终值的±0.5 LSB范围内(见TPC 7)所用的时间。

数模故障脉冲

这是DAC寄存器中的代码更改状态时注入模拟输出的故障区域。当数字代码更改为主进位转换时的LSB(011…11到100…00或100…00到011…11)。

数字串扰

这是一个小故障脉冲传输到一个DAC的中刻度输出,而一个全刻度代码更改(所有1到所有0,反之亦然)正在写入另一个DAC。它用nV-secs表示。

模拟串扰

这是传输到输出(V)的故障区域由于另一个DAC的输出(V)的满标度变化而导致的一个DAC。故障区域以nV secs表示。

数字馈通

这是当部件未写入时,即同步度高时,从数字控制输入注入模拟输出的脉冲的测量。它以nV secs为单位指定,并在数字输入引脚上以最坏情况变化进行测量,例如从0到1,反之亦然。

输出噪声谱密度

这是测量内部产生的随机噪声。随机的噪声的特征是光谱密度(每根赫兹的电压)。测量单位为nV/(Hz)。

AD5516–典型性能特征

功能描述

AD5516在一个包中由16个12位DAC组成。单个参考输入引脚(REF_-IN)用于为所有16个DAC提供3 V参考电压。为了更新DAC的输出电压,所需的DAC通过3线串行接口寻址。串行写入完成后,所选DAC将代码转换为输出电压。输出放大器将DAC输出范围转换为适当的电压范围(±2.5 V,输出引脚V0至V15处为±5 V或±10 V)。

AD5516使用自校准架构来实现12位性能。校准程序伺服在内部14位分辨率DAC上选择适当的电压电平。校准过程中的噪声(忙-低周期)可能导致在正常选择电压周围的±0.25 LSB频带内选择电压。见TPC 10。

为了获得最佳的性能,必须将REFIN上的噪音降到最低。AD780的指定解耦使其成为驱动AD5516的理想参考。通电时,所有DAC通电至重置值(请参阅重置部分)。

数模转换部分

每个DAC通道的结构由一个电阻串DAC和一个输出缓冲放大器组成。REF_IN引脚的电压为相应的DAC提供参考电压。DAC的输入编码为偏移二进制;这会产生如下理想的DAC输出电压:

其中:D=加载到DAC寄存器的二进制代码的十进制等效值,即0–4096;N=DAC分辨率=12。

表1说明了理想模拟输出与DAC代码。

操作模式

AD5516有两种操作模式。

模式1(模式位=00):用户通过串行接口将12位数据字编程到16个信道之一。这个字被加载到寻址DAC寄存器中,然后被转换成模拟输出电压。在转换过程中,忙输出很低,所有SCLK脉冲都被忽略。在转换结束时,BUSY变高,表示已寻址DAC的更新已完成。建议在忙时不脉冲SCLK。模式1转换采用25μs典型值。

模式2(模式位=01或10):模式2操作允许用户以0.25 LSB的步长递增或递减DAC输出,从而产生14位单调DAC。DAC输出递增或递减的量由模式2位DB6–DB0确定,例如,对于0.25 LSB递增/递减DB6…DB0=0000001,而对于2.5 LSB递增/递减DB6…DB0=0001010。模式位确定DAC数据是递增(01)还是递减(10)。允许用户增加或减少DAC输出的最大量是0.25lsb的127步,即DB6…DB0=1111111。模式2更新大约需要1微秒。模式2功能允许提高分辨率,但总体增量/减量精度随增量/减量步骤而变化,如TPC 14所示。模式2在需要更高分辨率的应用中很有用,例如,在需要微调到14位分辨率的伺服应用中。

用户必须允许在独立模式下的两个连续模式2写入之间的200 ns(min)和在菊花链模式下的两个连续模式2写入之间的400 ns(min)。

模式1和模式2数据格式见图4和5。

当模式位=11时,设备处于无操作模式。这在菊花链应用程序中可能很有用,用户不希望更改DAC的设置。只需将11写入模式位,以下地址和数据位将被忽略。

串行接口

AD5516有一个3线接口,与SPI/QSPI/MICROWIRE和DSP接口标准兼容。数据以18位字写入设备。这个18位字由两个模式位、四个地址位和12个数据位组成,如图4所示。

串行接口可与连续时钟和突发时钟一起工作。SYNC的第一个下降沿重置一个计数器,该计数器对串行时钟的数量进行计数,以确保正确的位数在串行移位寄存器中移入和移出。同步时的任何其他边都将被忽略,直到正确的位数移入或移出。为了进行另一个串行传输,计数器必须通过同步下降沿重置。

A3–A0级

四个地址位(A3=MSB地址,A0=LSB)。它们用于处理16个DAC中的一个。

DB11–DB0

它们用于将12位字写入寻址DAC寄存器。图1和图2显示了向AD5516写入周期的时序图。

同步功能

在独立模式和菊花链模式下,SYNC是一种边缘触发输入,用作帧同步信号和芯片启用。数据只能在同步低时传输到设备中。要开始串行数据传输,应将SYNC设置为low,观察SYNC下降到SCLK下降沿的最小设置时间t。

独立模式(DCEN=0)

同步变低后,串行数据将被转移到SCLK下降沿上的设备输入移位寄存器中,用于18个时钟脉冲。在第18个SCLK脉冲的下降沿之后,数据将自动从输入移位寄存器传输到寻址DAC。

同步为了进一步的串行数据传输,必须再次进行高电平和低电平。同步可能在第18个SCLK脉冲,观察最小SCLK下降沿同步上升沿时间,t。如果在SCLK的第18个下降沿,数据传输将中止,寻址DAC将不会更新。参见图1中的时序图。

菊花链模式(DCEN=1)

在菊花链模式下,SCLK上的内部选通被禁用。同步低时,SCLK连续应用于输入移位寄存器。如果施加超过18个时钟脉冲,数据从移位寄存器中波动出来并出现在D行上。此数据在SCLK的上升沿上计时,并且在下降沿有效。通过将这条线连接到链中下一个设备上的D输入,构建了一个多设备接口。系统中的每个设备需要18个时钟脉冲。因此,时钟周期的总数必须等于18N,其中N是链中设备的总数。参见图2中的时序图。

当到所有设备的串行传输完成时,应将同步设置为高。这可以防止任何进一步的数据被记录到输入移位寄存器中。可以使用包含确切时钟周期数的突发时钟,并且在一段时间后进行高同步。在同步上升沿之后,数据自动从每个设备的输入移位寄存器传输到寻址DAC。

复位功能

AD5516上的重置功能可用于将该设备上的所有节点重置为开机重置状态。这是通过将最小20 ns的低通脉冲应用于设备上的复位引脚来实现。

BUSY输出

在转换过程中,忙输出很低,所有SCLK脉冲都被忽略。在转换结束时,BUSY变高,表示已寻址DAC的更新已完成。建议在忙时不脉冲SCLK。

微处理器接口

AD5516通过一个多功能的3线串行接口控制,该接口与许多微处理器和DSP兼容。

AD5516至ADSP-2106x SHARC DSP接口

ADSP-2106x SHARC DSP易于与AD5516接口,无需额外的逻辑。

AD5516期望t(同步下降沿到SCLK下降沿设置时间)为15 ns min。有关运动寄存器的时钟和帧同步频率以及TDIV、RDIV寄存器内容的信息,请参阅ADSP-2106x用户手册。

启用运动后,通过将一个字写入TX寄存器来启动数据传输。在写入序列中,数据在DSP串行时钟的每个上升沿上打卡,并在其SCLK的下降沿上打卡到AD5516。运动传输控制寄存器的设置如下:

DTYPE=00,右对齐数据;

ICLK=1,内部串行时钟;

TFSR=1,框显每个单词;

INTF=1,内部帧同步;

LTFS=1,活动低帧同步信号;

LAFS=0,早期帧同步;

SENDN=0,数据先传输MSB;

SLEN=10011,18位数据字(SLEN=串行字)。

图6显示了连接图。

AD5516至MC68HC11

MC68HC11上的串行外围接口(SPI)配置为主模式(MSTR=1)、时钟极性位(CPOL)=0和时钟相位位(CPHA)=1。SPI通过写入SPI控制寄存器(SPCR)进行配置-请参阅68HC11用户手册。68HC11的SCK驱动SCLK在AD5516中,MOSI输出驱动AD5516的串行数据线(D)。同步信号来自端口在线路(PC7)。当数据被发送到AD5516时,同步线被取低(PC7)。显示在MOSI输出上的数据在SCK下降沿上是有效的。68HC11的串行数据以8位字节传输,在传输周期中仅出现8个下降的时钟边缘。首先传输数据MSB。为了传输18个数据位,必须左对齐SPDR寄存器中的数据。必须将PC7拉低才能开始传输,并在进行任何进一步的读/写循环之前,将其再次拉高或拉低。连接图如图7所示。

AD5516至PIC16C6x/7x

PIC16C6x/7x同步串行端口(SSP)被配置为具有时钟极性位(CKP)=0的SPI主机。这是通过写入同步串行端口控制寄存器(SSPCON)来完成的。请参阅用户PIC16/17微控制器用户手册。在本例中,I/O端口RA1被用于提供同步信号并启用AD5516的串行端口。这个微控制器在每个串行传输操作中只传输8位数据;因此,需要三个连续的写操作。图8显示了连接图。

AD5516至8051

AD5516和80C51/80L51微控制器之间的串行接口如图9所示。AD5516需要与串行数据同步的时钟。因此,8051串行接口必须在模式0下操作。微控制器的TxD驱动AD5516的SCLK,而RxD驱动串行数据线。P3.3是用于驱动同步的串行端口上的位可编程管脚。80C51/80L51首先提供LSB,而AD5516则首先需要18位字的MSB。应注意确保传输例行程序考虑到这一点。

当数据被传送到DAC时,P3.3被取低。RxD上的数据在TxD的下降沿上有效,因此时钟必须反转为AD5516时钟数据,进入串行时钟上升沿上的输入移位寄存器。80C51/80L51以8位字节传输其数据,在传输周期中仅出现8个下降的时钟边缘。由于DAC需要18位字,因此P3.3在前8位被传输后必须保持低位,而在整个18位被传输后必须保持高位。当设备处于菊花链模式时,可以将DOUT绑定到RxD以进行数据验证。

应用电路

AD5516适用于许多应用,如水平设置、光学、工业系统和自动测试应用。在需要微调的水平设置和伺服应用中,模式2功能可提高分辨率。下图显示了在某些潜在应用中使用的AD5516。

典型ATE系统中的AD5516

AD5516非常适合自动测试设备中的电平设置功能。需要许多dac来控制pin驱动器、比较器、有源负载、参数测量单元和信号定时。图10显示了这样一个系统中的AD5516。

AD5516在光网络控制环路中的应用

AD5516可用于需要大量DAC来执行控制和测量功能的光网络控制应用。在下面所示的示例中,AD5516的输出被馈入放大器并用于控制驱动器,以确定光开关中MEMS反射镜的位置。测量每个反射镜的准确位置,并将读数多路传输到8通道14位ADC(AD7865)中。DAC的递增和递减模式在这个应用程序中很有用,因为它允许用户14位分辨率。控制回路由32位SHARC DSP的ADSP-2106x驱动。

电源去耦

在任何精度很重要的电路中,仔细考虑电源和接地回路布局有助于确保额定性能。安装AD5516的印刷电路板的设计应使模拟和数字部分分开并限制在板的某些区域。如果AD5516在一个系统中,多个设备需要一个AGND到DGND的连接,则该连接应仅在一个点上进行。星形接地点应尽可能靠近设备。对于带有多个管脚(AV1、AV2)的电源,建议将这些管脚绑在一起。AD5516应具有10μF的充足电源旁路,与每个电源上的0.1μF并联,每个电源应尽可能靠近封装,理想情况下应紧靠设备。10μF电容器为钽珠型。0.1μF电容器应具有低有效串联电阻(ESR)和有效串联电感(ESI),与提供高频低阻抗接地路径的普通陶瓷类型一样,以处理内部逻辑开关产生的瞬态电流。

AD5516的电源线应使用尽可能大的轨迹,以提供低阻抗路径,并减少故障对电源线的影响。时钟等快速开关信号应使用数字接地屏蔽,以避免将噪声辐射到电路板的其他部分,且不得在参考输入附近运行。在D线和SCLK线之间布线的地线将有助于减少它们之间的串扰(多层板上不需要,因为将有一个单独的接地平面,但分离这些线将有助于)。必须尽量减少换油时的噪音。

避免数字和模拟信号交叉。板的相对侧上的痕迹应彼此成直角。这减少了通过电路板的馈通效应。到目前为止,微条技术是最好的,但双面板并不总是可行的。在这种技术中,电路板的组件侧专用于接地平面,而信号线则放置在焊料侧。与所有薄包装一样,在组装过程中,必须注意避免包装弯曲,避免包装表面的点荷载。

外形尺寸

尺寸单位为毫米和(英寸)











技术文章分类
相关技术文章